AMD在CES 2025上发布了代号 Strix Halo 的Ryzen AI MAX 300系列高性能移动处理器，有着最高16核、32线绪的CPU，外加40组CU的巨型GPU。 而在看不到的规格之外，AMD 使用新的方案来连接 CCD 小芯片，改善传输延迟。
Chips and Cheese 访问了 AMD 高级芯片研究工程师 Mahesh Subramony，与大家分享关于 Ryzen AI MAX 300 处理器系列在开发与设计上的幕后故事。
Ryzen AI MAX 300使用Zen 5架构，也同样采用Chiplet小芯片设计，其中装载CPU核心的芯片被称为CCD，每颗CCD能够挤入8颗核心，因此在RyzenAI MAX+395、AI MAX 390这种核心数量超过8组的产品上，数据运算有时就会出现跨CCD传输的情况。
然而长久以来AMD在跨CCD运算上，都被诟病延迟太高，这是因为CCD的连接方案，包含现在最新的Ryzen 9000桌上型系列，均是采用SERDES（Serializer /Deserializer，串行器/解码器）方案，好处是能够容许更长传输路径，但缺点就是加重延迟。
不过在Ryzen AI 300上，AMD将连接方式改用线路海（Sea of wire）策略，使用大量电路直接连接每颗小芯片，取代原有的SERDES设计，线路支持每时脉周期32 bytes的数据吞吐量，且因为少了额外转换的步骤，让CCD之间传输更具效率，延迟也就跟着降低。
当然，新的连接设计不是没有缺点，首先它的制造成本更高，甚至比Ryzen 9950X3D的连接方案还要贵，且需要更高密度的主板引角，造成PCB版在设计上变得更复杂，好在Ryzen AI MAX 300系列是移动版产品，处理器都是预先镶嵌好之后再卖给消费者，所以不构成的太大的影响
此外从Mahesh Subramony的分享，弃用SERDES会让传输线路缩短，使得Ryzen AI MAX 300处理器系列的小芯片需要全数紧靠在一起，不再像过去一样分的那么开，这对发热多少会带来影响，可能也是为何方案会优先用在具功耗限制的移动平台上。
综合上述的问题，若希望新的CCD连接方案来到桌上型平台，至少主板的处理器脚位将可能需要重新设计，恰巧AMD过去曾经承诺AM5脚位至少支持到2025年，换言之，下一代Ryzen处理器会是设计大改的新契机。
