为了应付 AI 世代下移动设备的数据运算需求，负责制定内存规范的 JEDEC 正式确立下一代低电压内存 LPDDR6 的规范，在提升传输速度的同时，也同步降低内存所需的电压，减少功耗，达到省电效果。
LPDDR6 的每个存储器颗粒将配备 2 组子通道，每个通道拥有 12 道数据线路（DQ），以此提供更高的数据传输带宽，同时每个通道也会有 4 组指令 / 位置（CA）讯号，经优化后减少芯片连接所需的接点 Ball Counts 数量，提高存取的效率。
静态效率模式可以支持更大容量的内存的配置，提高内存资源的利用率，并强化数据调取的灵活性，针对动态突发的数据长度，可以支持 32B 或 64B 的数据长度。 导入动态写入 NT-ODT（Non-Target On-Die Termination，非目标芯片终端），让内存可根据负载调整 ODT 芯片终端，强化讯号完整性。
与此同时，LPDDR6使用VDD2电力传输技术，所需电压与攻耗比LPDDR5要更少，并配备两条电力线路，支持低功耗动态电压频率调节（DVFSL）可在低频运作期间降低VDD2电源，进而降低功耗。 动态效率模式利用单一子通道界面实现低功耗、低带宽，支持部分自主更新与主动更新，减少更新所需耗能。
目前高通、联发科、三星、Sk 海力士、美光等相关厂商都对新的规格定义表达支持，相信相关的内存颗粒、支持的处理器很快就进入大众消费市场之中。
